[필기]산술 논리 연산 장치(ALU)

* 산술 논리 연산 장치(Arithmetic And Logic Unit, ALU)

"연산장치", "산술 논리 장치"라고도 하며 덧셈, 뺄셈, 곱셈, 나눗셈과 같은 산술연산과 논리합, 논리곱, 배타적 논리합, 부정 등 참과 거짓만 있는 논리연산(불 연산, boolean operation 이라고도 함)을 한다.

[구성 요소]

* 가산기(adder) : 덧셈 연산을 수행하는 논리 회로

  => 반가산기(half adder)는 이진수의 한자리수를 연산하고, 자리올림수는 자리올림수 출력에 따라 출력

(**특히, 반가산기의 경우 위 이미지상에서의 출력1과 출력2가 반대로 나오는 경우가 있음. 합(S)과 자리올림수(C)만 제대로 이해하고 있다면 틀리지 않을 것임!!!)

  => 전가산기(full adder)는 이진수의 한 자릿수를 연산하고, 하위의 자리올림수 입력을 포함하여 출력

* 누산기(AC, accumulator) : 산술 및 논리 연산 결과를 일시적으로 기억하는 레지스터

* 보수기(complementor) : 뺄셈의 수행을 위해 입력된 값을 보수로 변환하는 회로

* 감산기(subtracter) : 2진수의 뺄셈을 수행하는 회로

* 상태 레지스터 : 플래그 레지스터라고도 함.  마이크로프로세서(microprocessor)에서 다양한 산술 연산 결과의 상태를 알려주는 플래그 비트들이 모인 레지스터

* 데이터 레지스터 : 마이크로프로세서 중앙 처리 장치에서 자료의 일시적인 저장을 위해 사용하는 특수한 레지스터